SEMI OpenIR  > 中国科学院半导体研究所(2009年前)
FPGA中专用可重构乘法器的设计
余洪敏; 陈陵都; 刘忠立
2008
Source Publication半导体学报
Volume29Issue:11Pages:2218-2225
Abstract提出了一种新的嵌入在FPGA中可重构的流水线乘法器设计.该设计采用了改进的波茨编码算法,可以实现18×18有符号乘法或17×17无符号乘法.还提出了一种新的电路优化方法来减少部分积的数目,并且提出了一种新的乘法器版图布局,以便适应tilebased FPGA芯片设计所加的约束.该乘法器可以配置成同步或异步模式,也町以配置成带流水线的模式以满足高频操作.该设计很容易扩展成不同的输入和输出位宽.同时提出了一种新的超前进位加法器电路来产生最后的结果.采用了传输门逻辑来实现整个乘法器.乘法器采用了中芯国际0.13μm CMOS工艺来实现,完成18×18的乘法操作需要4.1ns.全部使用2级的流水线时,时钟周期可以达到2.5ns.这比商用乘法器快29.1%,比其他乘法器快17.5%.与传统的基于查找表的乘法器相比,该乘法器的面积为传统乘法器面积的1/32.
metadata_83中国科学院半导体研究所
Subject Area微电子学
Indexed ByCSCD
Language中文
CSCD IDCSCD:3496223
Date Available2010-11-23
Citation statistics
Document Type期刊论文
Identifierhttp://ir.semi.ac.cn/handle/172111/15861
Collection中国科学院半导体研究所(2009年前)
Recommended Citation
GB/T 7714
余洪敏,陈陵都,刘忠立. FPGA中专用可重构乘法器的设计[J]. 半导体学报,2008,29(11):2218-2225.
APA 余洪敏,陈陵都,&刘忠立.(2008).FPGA中专用可重构乘法器的设计.半导体学报,29(11),2218-2225.
MLA 余洪敏,et al."FPGA中专用可重构乘法器的设计".半导体学报 29.11(2008):2218-2225.
Files in This Item:
File Name/Size DocType Version Access License
3755.pdf(1589KB) 限制开放--Application Full Text
Related Services
Recommend this item
Bookmark
Usage statistics
Export to Endnote
Google Scholar
Similar articles in Google Scholar
[余洪敏]'s Articles
[陈陵都]'s Articles
[刘忠立]'s Articles
Baidu academic
Similar articles in Baidu academic
[余洪敏]'s Articles
[陈陵都]'s Articles
[刘忠立]'s Articles
Bing Scholar
Similar articles in Bing Scholar
[余洪敏]'s Articles
[陈陵都]'s Articles
[刘忠立]'s Articles
Terms of Use
No data!
Social Bookmark/Share
All comments (0)
No comment.
 

Items in the repository are protected by copyright, with all rights reserved, unless otherwise indicated.